===== Автоматическая сборка проекта =====

[[http://vak.ru/doku.php/proj/verilog/linux|Синтез Xilinx FPGA в пакетном режиме]]

[[soft:urjtag]]

{{tag>xilinx fpga build howto make}}